PBIW-SPARC: Uma Estratégia de Codificação de Instruções para Programas SPARC

Abstract

Este trabalho apresenta o projeto e implementa c~ao da t ecnica de codi ca c~ao de instru c~oes PBIW (Pattern Based Instruction Word), baseada em fatora c~ao de padr~oes, sobre o conjunto de instru c~oes SPARCv8. A t ecnica PBIW e implementada sobre uma infraestrutura de codi ca c~ao de instru c~oes que mapeia o c odigo de sa da de um compilador para o esquema de codi ca c~ao PBIW em um processador alvo. Na codi ca c~ao PBIW-SPARC, as instru c~oes passam a ter o tamanho de 16 bits e novos padr~oes de instru c~oes possuem tamanho de 24 bits. Mesmo com a sobrecarga dos padr~oes, pode-se notar que o tamanho dos programas diminui signi cativamente, gerando, inclusive, impactos no desempenho nal dos programas codi cados. A m de possibilitar o endere camento a uma quantidade maior de padr~oes, extendeu-se a codi ca c~ao PBIW-SPARC para instru c~oes de 24 bits. Essa extens~ao possibilitou codi car programas dos benchmarks MediaBench e MiBench. Os experimentos realizados visam caracterizar detalhadamente a t ecnica de codi ca c~ao PBIW-SPARC sobre os efeitos gerados sobre o c odigo do programa e sobre o processador alvo. Os resultados demonstram que a t ecnica PBIW-SPARC oferece ganhos signi cativos tanto na compress~ao do tamanho programa (resultados est aticos) - 42% de redu c~ao do c odigo - quanto no desempenho do c odigo nal (resultados din^amicos) - speedup de 2,06 sobre o c odigo original SPARCv8. Os resultados tamb em permitem notar que a utiliza c~ao da t ecnica PBIW-SPARC oferece oportunidades interessantes para explora c~ao do espa co de projeto de decodi cadores de c odigo junto a via de dados e controle do processador alvo.

ABSTRACT - This work presents the design and implementation of the PBIW (Pattern Based Instruction Word), based on pattern factorization, instruction encoding technique on the SPARCv8 instruction set architecture. The PBIW encoding technique is implemented on the top of an instruction encoding software infrastructure that maps the output generated code from a compiler into the PBIW encoding scheme designed for a target processor. PBIW-SPARC encoded instructions have 16 bits size and encoding patterns have 24 bits size. Even with the pattern size overhead, encoding programs have a signi cant size reduction. The size reduction provides impacts on the nal performance of encoded programs. In order to address more patterns, the PBIW-SPARC instruction encoding has been extended to 24 bits (16 bits of pattern index). The 24 bits encoding instructions encode programs of MediaBench and MiBench benchmarks. Static and dynamic experiments have been performed in order to characterize the e ects of the PBIW-SPARC technique on the generated code and on the target processor. The results show that PBIW provides signi cant gains of compression ratio, 40% of program size reduction, and performance, 2.06 speedup over SPARCv8 programs, on the nal generated program. The results also show that PBIW-SPARC o ers opportunities to explore the design space for instruction decoders on data and control path of a target processor.