Implementação do algoritmo da Modulação Vetorial usando coordenadas móveis não-ortogonais em Field-programmable Gate Array para inversores multiníveis fonte de tensão

Abstract

Este trabalho apresenta a análise e implementação do algoritmo da Modulação Vetorial (MV) utilizando coordenadas móveis não-ortogonais para inversores multiníveis com diodo de grampeamento (DCI) em Field Programmable Gate Array (FPGA). Nesse algoritmo, a tensão de referência não-ortogonal é obtida de acordo com o setor onde o Vetor de Referência (V*) está localizado. A partir da identificação do triângulo dentro do hexágono, os Três Vetores mais Próximos (TVP) são determinados utilizando a informação do setor e do triângulo onde o V* está localizado. As razões cíclicas são calculadas por um conjunto de equações simples. O padrão de chaveamento é gerado por meio de coeficientes referenciados pelo número do triângulo em que o V* está localizado. Os softwares, QuartusII®, ModelSim® e MatLab® foram utilizados para descrição do algoritmo em linguagem de descrição de hardware, verificação, teste e simulação do trabalho. Os cálculos utilizaram padrão ponto-fixo de 16 bits do tipo signed. Um clock de 10 MHz é usado para obtenção do tempo de chaveamento, enquanto o modulador PWM trabalha com um clock de 50 MHz, de maneira a melhorar a precisão na geração do PWM. O sincronismo entre a obtenção do tempo de chaveamento e a geração dos sinais PWM foi feito por uma máquina de estados. O kit DK-CYCII-2C20N da Altera® com o FPGA EP2C20F484C7N da família Cyclone II foi utilizado para gerar os vetores de referência e desenvolver o algoritmo proposto. Os resultados obtidos com o inversor de três níveis DCI foram satisfatórios, validando a implementação do algoritmo no FPGA. Esse algoritmo pode ser estendido a topologias de inversores multiníveis DCI de ordem genérica, alterando muito pouco seu custo computacional.

This work presents the implementation and analysis of Space Vector PWM algorithm using non-orthogonal moving reference frame for diode clamped multilevel inverter in Field Programmable Gate Array (FPGA). In this algorithm, the non-orthogonal reference voltage is obtained according to the sector where the Reference Voltage (V*) lies. From the triangle identification inside hexagon, the Nearest Three Vector (NTV) are determined using the information of the sector and triangle where V* is located. The duty cycles are calculated by a set of simple equations. The switching pattern is generated through coefficients referred to by the triangle number where V* lies. The softwares Quartus II®, ModelSim® and MatLab® were used to describe the algorithm in hardware description language VHDL, to check, test and simulate work. Fixed point 16-bit signed pattern was used for calculus. A 10 MHz clock is used to obtain the switching time, whereas the PWM works with a 50 MHz clock, in order to improve the PWM generation accuracy. The synchronism between switching time calculation and the PWM signal generation was carried out by a state machine. Altera® Cyclone® II FPGA Starter Development Kit with EP2C20F484C7N FPGA, was used to generate the V* and develop the proposed algorithm. The results obtained with the DCI threelevel inverter were satisfactory, validating the FPGA algorithm implementation. This algorithm can be extended to topologies of generic-ordered DCI multilevel inverters, very slightly altering its computational efforts.